IC nguyên khối

IC nguyên khối

Chúng tôi đã thảo luận về cơ bản của Vi Mạch Tích Hợp trong bài viết trước đó. Các khái niệm về một Vi Mạch Tích Hợp monolithic cơ bản sẽ được thảo luận ở đây.

Để hiểu cơ bản, một mạch mẫu phải được xem xét để chuyển đổi sang dạng monolithic của nó. Với các thành phần cơ bản như trở, đoạn, và transistor, một mạch cơ bản được tạo ra trước tiên.

Trong quá trình phát triển một Vi Mạch Tích Hợp từ một mạch cơ bản, sự cân nhắc được đưa ra về các lớp khác nhau tạo nên cấu trúc. Cấu trúc cơ bản của một Vi Mạch Tích Hợp monolithic bao gồm bốn lớp vật liệu khác nhau. Lớp cơ bản là lớp silicon kiểu P, được gọi là lớp substrate, với độ dày tiêu chuẩn là 200 micromet. Silicon là vật liệu bán dẫn được ưa chuộng cho cả lớp kiểu P và kiểu N do những đặc tính thuận lợi của nó trong sản xuất Vi Mạch Tích Hợp.

Phía trên lớp silicon kiểu P là lớp kiểu N, nơi tất cả các thành phần hoạt động và không hoạt động cần thiết cho mạch được tạo ra. Lớp này thường có độ dày là 25 micromet. Vật liệu silicon kiểu N mọc dạng một mảnh tinh thể duy nhất của lớp kiểu P, và việc tạo ra các thành phần liên quan đến sự khuếch tán các tạp chất kiểu P và kiểu N. Lớp kiểu N trở thành collector cho transistor hoặc chức năng như một yếu tố cho một đoạn hoặc một tụ điện.

Lớp phía trên lớp kiểu N được tạo ra từ vật liệu silicon dioxide (SiO2), đóng vai trò như một rào cản quan trọng trong quá trình khuếch tán tạp chất kiểu P và kiểu N chọn lọc trong lớp thứ hai. Thông qua quá trình photolithographic, lớp này được etsit chọn lọc từ các khu vực nơi khuếch tán được cho phép, bảo vệ phần còn lại của wafer khỏi sự khuếch tán không mong muốn. Ngoài ra, nó còn đóng vai trò là một tấm bảo vệ, ngăn chặn sự ô nhiễm của lớp silicon.

Lớp trên cùng được tạo ra từ nhôm, một vật liệu kim loại được sử dụng để tạo ra các kết nối giữa các thành phần khác nhau bên trong Vi Mạch Tích Hợp.

Quy trình Sản xuất Vi Mạch Tích Hợp Monolithic

Để sản xuất và chế tạo Vi Mạch Tích Hợp monolithic, tất cả các thành phần mạch và kết nối giữa chúng phải được hình thành trên một wafer mảnh mỏng duy nhất. Dưới đây là mô tả các quy trình khác nhau được thực hiện để đạt được điều này.

1. Sản Xuất Lớp Substrate Kiểu P: Là lớp cơ bản của IC, lớp kiểu P của silic được xây dựng đầu tiên cho IC. Một tinh thể silic kiểu P có kích thước 250mm chiều dài và 25mm đường kính. Silic sau đó được cắt thành các lớp mỏng với độ chính xác cao bằng cách sử dụng một lưỡi cưa kim cương. Mỗi wafer sẽ có độ dày chính xác là 200 micromet và đường kính là 25 mm. Các lớp mỏng này được gọi là wafer. Wafer này có thể có hình tròn hoặc hình chữ nhật tùy thuộc vào hình dạng của IC. Sau khi cắt hàng trăm wafer, mỗi wafer được đánh bóng và làm sạch để tạo ra lớp substrate kiểu P.
2. Tăng Trưởng Epitaxial Kiểu N: Quá trình tăng trưởng epitaxial của lớp kiểu N có độ điện trở thấp trên một lớp kiểu P có độ điện trở cao phải được thực hiện. Điều này được thực hiện bằng cách đặt lớp kiểu N lên trên lớp kiểu P và đặt chúng trong một lò khuếch tán ở nhiệt độ rất cao (gần 1200C). Sau khi đun nóng, một hỗn hợp khí gồm các nguyên tử silic và nguyên tử penta-valent cũng được truyền qua lớp. Điều này tạo ra lớp epitaxial trên lớp substrate. Tất cả các thành phần cần thiết cho mạch được xây dựng trên lớp này. Lớp sau đó được làm lạnh, đánh bóng và làm sạch.
3. Lớp Cách Nhiệt Silicon Dioxide: Như đã giải thích ở trên, lớp này làm cần thiết để ngăn chặn sự ô nhiễm của lớp epitaxy kiểu N. Lớp này chỉ có độ mỏng 1 micromet và được tạo ra bằng cách tiếp xúc lớp epitaxial với không khí oxy ở 1000C. Một hình ảnh chi tiết hiển thị lớp kiểu P, lớp epitaxial kiểu N và lớp SiO2 được đưa ra dưới đây.
4. Quy Trình Photolithographic cho SiO2: Để khuếch tán tạp chất trong vùng epitaxial kiểu N, lớp silic dioxide phải được etsit ở các khu vực chọn lọc. Do đó, các lỗ phải được tạo ra ở những khu vực này thông qua quy trình photolithographic. Trong quá trình này, lớp SiO2 được phủ một lớp mảnh của một vật liệu nhạy ánh sáng gọi là photoresist. Một mẫu lớn đen và trắng được tạo ra theo mẫu mong muốn, trong đó mẫu đen đại diện cho khu vực mở và trắng đại diện cho khu vực đặt trống. Mẫu này được giảm kích thước và điều chỉnh cho vừa với lớp, phía trên lớp photoresist. Toàn bộ lớp sau đó được tiếp xúc với ánh sáng tử ngoại. Do tác động của ánh sáng, lớp photoresist ngay dưới mẫu trắng trở thành polymer hóa. Mẫu sau đó được loại bỏ và wafer được phát triển bằng một chất hóa học như trichloroethylene. Chất hóa học này tan hóa phần chưa polymer hóa của bộ lọc photoresist và để lại bề mặt. Oxide không được bảo vệ bởi lớp photoresist polymer hóa sau đó được loại bỏ bằng cách ngâm chip trong một dung dịch etsit của HCl.

Những phần của SiO2 được bảo vệ bởi lớp photoresist vẫn không bị ảnh hưởng bởi axit. Sau quá trình etsit và khuếch tán, với sự giúp đỡ của các dung môi hóa học như axit sunfuric, mặt nạ chống lại sau đó được loại bỏ bằng cách cơ học mài bóc. Tạp chất thích hợp sau đó được khuếch tán qua cửa sổ không có oxide.

5. Khuếch Tán Cách Ly: Sau quá trình photolithographic, lớp SiO2 còn lại phục vụ như một mặt nạ cho sự khuếch tán của tạp chất chấp nhận. Để có một khoảng thời gian phù hợp để cho một tạp chất kiểu P xâm nhập vào lớp epitaxial kiểu N, quá trình khuếch tán cách ly phải được thực hiện. Qua quá trình này, tạp chất kiểu P sẽ đi qua các lỗ trong lớp SiO2 và lớp kiểu N và sau đó đến tận lớp substrate kiểu P. Các điểm đoạn này được sử dụng để cách ly giữa các thành phần khác nhau của IC. Nhiệt độ và thời gian khuếch tán cách ly phải được theo dõi và kiểm soát cẩn thận. Kết quả của quá trình khuếch tán cách ly là sự hình thành vùng kiểu N được gọi là Hòn Đảo Cách Ly. Mỗi hòn đảo cách ly được chọn sau đó để phát triển mỗi thành phần điện tử. Từ hình dưới, bạn có thể thấy rằng

các hòn đảo cách ly giống như các cặp nối P-N. Việc sử dụng chính là để tạo ra sự cách ly điện giữa các thành phần khác nhau bên trong IC. Mỗi yếu tố điện tử sau đó được tạo ra trong một hòn đảo cách ly riêng biệt. Phía dưới của hòn đảo cách ly kiểu N cuối cùng tạo thành tạo thành bộ thu của một transistor N-P-N. Lớp substrate kiểu P luôn được giữ ở điện áp âm đối với các hòn đảo cách ly và được cung cấp với độ chệch ngược tại các điểm nối P-N. Sự cách ly sẽ biến mất nếu các điểm nối P-N được đặt chếch thuận.

Một hiệu ứng của điện dung xuất hiện ở vùng mà hai hòn đảo cách ly liền kề được kết nối với lớp substrate kiểu P. Điều này về cơ bản là một điện dung phụ tạo ảnh hưởng đến hiệu suất của IC. Loại điện dung này được chia thành hai. Như được thể hiện trong hình, C1 là một loại điện dung hình thành từ đáy của vùng kiểu N đến substrate và điện dung C2 từ các bức tường bên của các hòn đảo cách ly đến vùng kiểu P. Thành phần đáy C1 chủ yếu do đỉnh điểm tạo bởi quá trình tăng trưởng epitaxial và, do đó, biến thiên theo căn bậc hai của điện áp V giữa vùng cách ly và substrate. Điện dung bức tường C2 liên quan đến một đỉnh dọc đặc và vì vậy biến thiên theo mũ (-1/2) của V. Tổng điện dung có trật tự là vài picoFarads.

6. Khuếch Tán Cơ Sở: Quá trình khuếch tán cơ sở được thể hiện trong hình dưới. Quá trình này được thực hiện để tạo ra một lớp mới của SiO2 trên wafer. Các vùng P được hình thành dưới môi trường kiểm soát bằng cách khuếch tán tạp chất kiểu P như boron.

 Điều này tạo ra vùng cơ sở của một transistor N-P-N cũng như các điện trở, cực dương của diode và tụ nối. Trong trường hợp này, thời gian khuếch tán được kiểm soát sao cho tạp chất kiểu P không đạt được tới substrate. Điện trở của lớp cơ sở thường cao hơn nhiều so với các vùng cách ly.

7. Kỹ Thuật Khuếch Tán Bộ Phận Phát Xạ: Quá trình phủ mặt và etsit được tiến hành một lần nữa để tạo ra một lớp silicon dioxide trên toàn bộ bề mặt và các khe mở của khu vực kiểu P.

Các phần phát xạ của bóng tụ, các khu vực catốt cho các đoạn và tụ điện liên kết được tạo ra thông qua quá trình khuếch tán bằng cách sử dụng tạp chất kiểu N như photpho qua các cửa sổ được tạo ra trong một quy trình môi trường kiểm soát. Hai cửa sổ bổ sung, W1 và W2, được thể hiện trong hình dưới đây. Những cửa sổ này được tạo ra trong khu vực kiểu N để hỗ trợ quá trình kim loại hóa nhôm.

8. Kim Loại Hóa Nhôm: Các cửa sổ trong khu vực kiểu N, sau khi tạo ra một lớp silicon dioxide, sau đó được phủ nhôm lên bề mặt trên cùng. Kỹ thuật photoresist tương tự được sử dụng trong quá trình photolithographic cũng được sử dụng ở đây để tạo ra các khu vực nhôm không mong muốn. Cấu trúc kết quả cung cấp các dải được kết nối để gắn liền với các dây dẫn. Quá trình được minh họa trong hình dưới đây.
9. Chạy Và Gắn Kết: Đây là giai đoạn cuối cùng của quy trình sản xuất IC. Sau quá trình kim loại hóa, wafer silicon sau đó được rạch bằng một công cụ có đầu kim cương và tách thành các vi chip riêng lẻ. Mỗi vi chip sau đó được gắn trên một wafer gốm và được đính kèm vào một đầu cắm phù hợp. Tiếp theo, các dây dẫn gói được kết nối với vi chip IC bằng cách liên kết dây nhôm hoặc vàng từ pad terminal trên vi chip IC đến dây dẫn của gói. Như vậy, quy trình sản xuất được hoàn tất và hàng trăm IC được sản xuất đồng thời trên một wafer silicon duy nhất.
   
   
   Chế Tạo Linh Kiện IC Monolithic: Transistor, Diode, Resistor và Capacitor

Trong lĩnh vực của vi mạch tích hợp monolithic (IC), các yếu tố mạch chính như tụ, transistor, diode và resistor được chế tạo một cách phức tạp. Cần lưu ý rằng cuộn cảm thường được thêm từ bên ngoài do không khả thi để tích hợp chúng vào một IC.

Transistor

Quy trình chế tạo bao gồm việc tạo ra một lớp nền kiểu P, sau đó thẩm thấu các khu vực thu bộ, phát xạ và cơ bản lên nó. Việc tạo ra các khu vực thu riêng lẻ là quan trọng để ngăn chặn sự kết nối của các bộ thu, tuy nhiên chúng không hoàn toàn cách ly khỏi lớp nền. Để đảm bảo hoạt động đúng của mạch, lớp nền kiểu P phải duy trì một điều kiện tiềm năng âm đối với bộ thu transistor. Các ảnh hưởng tiêu cực của các kết giác ngầm, ngay cả khi được đảo chiều, có thể được giảm nhẹ bằng cách sử dụng một lớp nền có độ dẫn điện cao.

Diode

Các diode được sản xuất bằng cách sử dụng quy trình thẩm thấu giống như transistor. Sự khác biệt nằm ở việc sử dụng chỉ hai khu vực để tạo thành một kết giác P-N. Ví dụ, kết giác thu-bộ của một transistor có thể làm nhiệm vụ của một diode, với bộ thu trở thành cực âm và cực dương hình thành trong quá trình thẩm thấu cơ bản.

Triển Khai Resistor

Resistor trong ICs đạt giá trị ohmic của mình thông qua việc thay đổi nồng độ tạp chất phóng thủy và độ sâu thẩm thấu. Quy trình thẩm thấu trong quá trình thẩm thấu cơ bản của transistor thường được sử dụng, với giá trị của resistor dao động từ ohm đến hàng trăm kilohm. Tolerances có thể dao động từ ± 5% đến ± 20%, và các resistor được thẩm thấu đồng thời thường có tỉ lệ dung sai tốt. Một phương pháp thay thế bao gồm kỹ thuật màng mỏng, trong đó một màng kim loại trên bề mặt thủy tinh hoặc SiO2 kiểm soát độ trở bằng cách thay đổi độ dày, chiều rộng và chiều dài.

Xây Dựng Capacitor

Các capacitor có thể được chế tạo bằng cách tạo ra các khu vực P và N như các tấm capacitor, được tách rời bởi vùng cạn kiệt làm chất bảo vệ. Sự biến đổi của điện dung kết giác do đảo chiều làm thay đổi giá trị của điện dung. Một phương pháp khác bao gồm việc sử dụng silicon dioxide làm chất bảo vệ, với một tấm được tạo ra bằng cách thẩm thấu một khu vực N đặc biệt nặng, và tấm khác được tạo ra bằng cách phủ một lớp nhôm lên chất bảo vệ silic điôxít. So sánh với các capacitor thẩm thấu, capacitor có thể có điểm đứt nhỏ hơn nhiều.