Hệ thống Đóng pha tự động

Hệ thống Đóng pha tự động

Giới thiệu về PLL(Hệ thống Đóng pha tự động)

Khái niệm về Hệ thống Đóng pha tự động (PLL) xuất hiện lần đầu vào đầu những năm 1930. Tuy nhiên, vào thời điểm đó, công nghệ chưa được phát triển như hiện nay do yếu tố chi phí cho việc phát triển công nghệ này rất cao. Kể từ khi có sự tiến bộ trong lĩnh vực vi mạch tích hợp, PLL đã trở thành một trong những khối xây dựng chính trong công nghệ điện tử. Hiện nay, PLL có sẵn dưới dạng một vi mạch tích hợp duy nhất trong loạt SE/NE560 (560, 561, 562, 564, 565 và 567) để giảm chi phí mua sắm. Để giảm chi phí mua sắm thêm, các vi mạch tự do cũng được sử dụng để xây dựng một Hệ thống Đóng pha tự động.


Ứng dụng của PLL

Bộ giải mã stereo tần số modulasi (FM), mạng giải modulasi FM cho hoạt động FM.

Tổng hợp tần số cung cấp bội số của tần số tín hiệu tham chiếu.

Được sử dụng trong điều khiển tốc độ động cơ, bộ lọc theo dõi.

Được sử dụng trong giải mã tần số diệt chuyển động (FSK) để giải modulasi tần số mang.

Sơ đồ khối PLL


Sơ đồ khối của một Phase-Locked Loop (PLL) cơ bản được thể hiện trong hình ảnh dưới đây. Nó chủ yếu bao gồm một flip-flop bao gồm một bộ phát hiện pha, một bộ lọc thông thấp (LPF), và một Bộ dao động điều khiển áp suất (VCO).

Tín hiệu đầu vào Vi với tần số đầu vào fi được thông qua một bộ phát hiện pha. Một bộ phát hiện pha cơ bản là một bộ so sánh so sánh tần số đầu vào fi với tần số phản hồi fo. Bộ phát hiện pha cung cấp một điện áp lỗi đầu ra Ver (=fi+fo), là một điện áp DC. Điện áp DC này sau đó được chuyển đến một LPF.
LPF loại bỏ nhiễu tần số cao và tạo ra một mức DC ổn định, Vf (=Fi-Fo). Vf cũng đại diện cho đặc tính động của PLL.

Mức DC sau đó được chuyển đến một VCO. Tần số đầu ra của VCO (fo) tỉ lệ thuận trực tiếp với tín hiệu đầu vào. Cả tần số đầu vào và tần số đầu ra được so sánh và điều chỉnh liên tục thông qua các vòng phản hồi cho đến khi tần số đầu ra bằng tần số đầu vào. Do đó, PLL hoạt động qua các giai đoạn khác nhau - chạy tự do, bắt và khóa pha.

Như tên gọi, giai đoạn chạy tự do tham chiếu đến giai đoạn khi không có điện áp đầu vào nào được áp dụng. Ngay khi tần số đầu vào được áp dụng, VCO bắt đầu thay đổi và tạo ra một tần số đầu ra để so sánh, giai đoạn này được gọi là giai đoạn bắt. So sánh tần số dừng lại ngay sau khi tần số đầu ra được điều chỉnh để trở thành bằng tần số đầu vào. Giai đoạn này được gọi là trạng thái khóa pha.

Tiếp theo, hãy nghiên cứu chi tiết về các phần khác nhau của một PLL - bộ phát hiện pha, bộ lọc thông thấp và bộ dao động điều khiển áp suất.

1. Bộ phát hiện pha (Phase Detector)

Bộ phát hiện pha, một thành phần quan trọng trong một PLL, so sánh tần số đầu vào với tần số đầu ra của VCO và tạo ra một điện áp DC tỉ lệ với sự chênh lệch pha giữa hai tần số. Bộ phát hiện pha có thể là loại analog hoặc digital, với hầu hết các vi mạch tích hợp PLL sử dụng bộ phát hiện pha analog, trong khi bộ phát hiện pha rời rạc thường sử dụng định dạng digital. Một loại bộ phát hiện pha analog phổ biến là mạch trộn cân bằng kép, trong khi các loại digital bao gồm:

1.1 Bộ phát hiện pha OR Độc quyền (Exclusive OR)

Một ví dụ là IC CMOS 4070. Cả hai tần số đầu vào được cung cấp cho bộ phát hiện pha OR Độc quyền. Theo nguyên tắc OR Độc quyền, đầu ra chỉ trở thành HIGH nếu một trong hai đầu vào fi hoặc fo trở thành HIGH. Đối với một sóng hình trong đó tần số đầu vào dẫn đầu tần số đầu ra theo góc θ độ, điện áp DC đầu ra của so sánh sẽ phụ thuộc vào chênh lệch pha giữa hai đầu vào. Biểu đồ minh họa điện áp DC đầu ra như một hàm của chênh lệch pha giữa fi và fo, với điện áp tối đa xảy ra khi chênh lệch pha là 180°. Loại này phù hợp với tín hiệu hình vuông cho cả fi và fo.

1.2 Bộ phát hiện pha Kích thích cạnh (Edge-Triggered)

Bộ phát hiện này thích hợp cho các dạng sóng xung với chu kỳ nhiệm vụ ít hơn 50% cho fi và fo. Sơ đồ mô tả bộ phát hiện pha sử dụng một R-S Flip Flop. Hai cổ cấu NOR được kết nối chéo để tạo thành R-S Flip Flop, với đầu ra của nó thay đổi trạng thái logic khi được kích thích bởi cạnh dương của đầu vào fi và fo. Ưu điểm của loại này là điện áp DC đầu ra tuyến tính qua 360°, như thể hiện trong đồ thị đi kèm.

1.3 Bộ phát hiện pha Đồng tích hợp (Monolithic)

Bộ phát hiện pha đồng tích hợp sử dụng IC CMOS loại 4044, mang lại những ưu điểm như việc bỏ qua nhạy cảm và vấn đề chu kỳ nhiệm vụ. Mạch chỉ phản ứng đối với sự chuyển động trong tín hiệu đầu vào, làm cho nó trở thành lựa chọn ưa thích trong các ứng dụng quan trọng. Quan trọng, sai số pha và điện áp lỗi đầu ra độc lập với sự biến đổi trong biên độ và chu kỳ nhiệm vụ của tín hiệu đầu vào.

2. Bộ Lọc Thấp (LPF)

Bộ lọc thấp (LPF) được sử dụng trong Hệ thống Đóng pha tự động (PLL) để loại bỏ các thành phần tần số cao trong đầu ra của bộ phát hiện pha. Nó cũng loại bỏ nhiễu tần số cao. Tất cả những đặc điểm này làm cho LPF trở thành một phần quan trọng trong PLL và giúp kiểm soát các đặc tính động của toàn bộ mạch. Các đặc tính động bao gồm khoảng bắt và khóa, băng thông và phản ứng chuyển động. Khoảng khóa là khoảng theo dõi trong đó dãy tần số của hệ thống PLL theo dõi sự thay đổi trong tần số đầu vào. Khoảng bắt là khoảng mà Hệ thống Đóng pha đạt được Sự Khóa Pha.

Khi băng thông của bộ lọc giảm, thì thời gian phản ứng tăng. Nhưng điều này giảm khoảng bắt. Tuy nhiên, nó cũng giúp giảm nhiễu và duy trì vòng đóng khóa qua những mất mát tạm thời của tín hiệu. Hai loại bộ lọc passif được sử dụng cho mạch LPF trong PLL. Một bộ khuếch đại cũng được sử dụng với LPF để đạt được độ khuếch đại. Bộ lọc hoạt động được sử dụng trong PLL được hiển thị dưới đây.

3. Dao Động Điều Khiển Áp Suất (VCO)

Chức năng chính của VCO là tạo ra một tần số đầu ra tỉ lệ thuận trực tiếp với điện áp đầu vào. Sơ đồ kết nối của một VCO SE/NE 566 được hiển thị trong hình dưới đây. Tần số tối đa của VCO là 500 KHz.

VCO này cung cấp đồng thời tín hiệu hình vuông và tín hiệu tam giác dưới dạng hàm số của điện áp đầu vào. Tần số dao động được xác định bởi điện trở R và tụ C cùng với điện áp Vc được áp dụng vào terminal kiểm soát


Monolithic Phase-Locked Loop (PLL)

Công nghệ mạch tích hợp (IC) đã làm cho công nghệ PLL trở nên dễ dàng tiếp cận, với sự phát triển của dòng IC SE/NE 560, bao gồm các IC phổ biến như SE/NE 560, 561, 562, 564, 565 và 567. Mỗi biến thể trong dòng này khác nhau về các tham số như khoảng tần số hoạt động, yêu cầu nguồn điện, và dải tần và băng thông. Trong số đó, SE/NE 565 đặc biệt nổi tiếng, có sẵn ở cả gói 14 chân DIP và 10 chân dạng hộp kim loại. Dưới đây là đặc điểm của gói 14 chân DIP:

Đặc Điểm Monolithic PLL

• Dải tần số hoạt động: 0.001 Hz đến 500 kHz.
• Dải điện áp hoạt động: ± 6 đến ± 12 V.
• Trở kháng đầu vào: 10 kΩ thông thường.
• Dòng chảy ra của đầu ra: 1 mA thông thường.
• Dòng nguồn của đầu ra: 10 mA thông thường.
• Sự thay đổi trung tâm tần số VCO theo nhiệt độ: 300 ppm/°C thông thường.
• Sự thay đổi trung tâm tần số VCO theo điện áp cấp: 1.5 %/V tối đa.
• Cấp độ đầu vào cần thiết cho theo dõi: Từ 10 mVrms tối thiểu đến 3 V dao động tối đa.
• Dải điều chỉnh băng thông: < ± 1 đến > ± 60 %.

Sơ Đồ Khối và Sơ Đồ Kết Nối

Sơ đồ khối bao gồm bộ phát hiện pha (đóng vai trò như bộ so sánh pha), một bộ khuếch đại và một bộ lọc thông thấp (LPF) được tạo ra bằng cách kết hợp của một trở (3.6 kilo ohms) và tụ C2. Đầu ra của bộ khuếch đại phản hồi vào Dao Động Điều Khiển Áp Suất (VCO). Các chân chính của IC bao gồm chân cấp điện dương và âm (1 và 10), đầu vào của bộ phát hiện pha (2 và 3), đầu ra của VCO (4), và đầu vào của bộ so sánh pha VCO (5). Chân 6 và 7 lần lượt là đầu ra bộ giảm mô-men và đầu ra tham chiếu. Chân 8 và 9 được sử dụng để kết nối trở ngoại vi (R1) và tụ ngoại vi (C1) để điều chỉnh tần số chạy tự do (fr) của PLL.

Công Thức cho Đặc Điểm của PLL

• Tần số chạy tự do (fr): fr = (1.2) / (4R1C1) Hertz
• Khoảng khóa (fLock): fLock = (±) {(8fr) / V} Hertz
• Khoảng bắt (fc): fc = (fLock / [2 * 10^3 * C2])^1/2

Khoảng khóa thường tăng với sự tăng điện áp đầu vào nhưng giảm với sự tăng điện áp cấp.

Nguyên lý hoạt động của Phase-Locked Loop (PLL)

Hãy xem xét hoạt động của một Hệ thống Đóng pha (PLL) bằng cách xem xét tần số chạy tự do, được ký hiệu là fr. Đây là tần số mà Dao Động Điều Khiển Áp Suất (VCO) hoạt động mà không có bất kỳ tín hiệu đầu vào nào. Khi tín hiệu đầu vào fi, tăng từ không, được áp dụng vào bộ so sánh pha, mối quan hệ giữa điện áp lỗi và tần số đầu vào được mô tả trong biểu đồ dưới đây.

Ban đầu, khi tần số đầu vào nhỏ hơn fi1, điện áp lỗi (Ver) giảm về không, và VCO hoạt động ở tần số chạy tự do của nó, fr. Khi tần số đầu vào, fi, tăng lên và đạt đến fi1, điện áp lỗi đột ngột chuyển từ không thành một giá trị âm, tương đương với sự chênh lệch giữa tần số đầu vào và tần số đầu ra thực tế của VCO (fi – fo). Điện áp lỗi này trải qua quá trình xử lý thông qua bộ lọc, khuếch đại, và điện áp được khuếch đại Vd sau đó được áp dụng vào các terminal điều khiển của VCO.

Tần số tức thì của VCO giảm khi Vd là âm và tăng khi Vd là dương. Tại một thời điểm nào đó, khi tần số giảm của VCO khớp với fin1 (đáy khoảng bắt), sự khóa nảy sinh, và tần số tín hiệu đầu ra của VCO có thể bằng tần số tín hiệu đầu vào (tức là, fo = fi). Tần số của VCO giữ khóa với tần số tín hiệu đầu vào lên đến fi2 (đỉnh khoảng khóa). Nếu tần số tín hiệu đầu vào vượt quá fi2, điện áp lỗi Vg giảm về không và VCO trở lại hoạt động ở tần số chạy tự do fr.

Như minh họa trong hình vẽ, nếu tần số tín hiệu đầu vào được quét ngược dần và đạt đến giá trị fd1, vòng lặp (tần số VCO) khóa với tần số tín hiệu đầu vào, gây ra một nhảy dương trong điện áp lỗi Ver. Do đó, tần số đầu ra của VCO tăng liên tục từ fr cho đến khi fo khớp với fi. Tần số của VCO fo khóa với tần số tín hiệu đầu vào fi lên đến fd2 (đáy khoảng khóa), như được chỉ ra trong hình bằng các đường chấm. Bây giờ nếu tần số của tín hiệu đầu vào giảm xuống dưới fd2, thì điện áp lỗi Ver sẽ giảm về không và VCO tiếp tục hoạt động ở tần số chạy tự do.