Mạch Flip Flop dạng chủ tớ (Master-Slave Flip-Flop)

Mạch Flip Flop dạng chủ tớ (Master-Slave Flip-Flop)

Trước khi biết nhiều hơn về flip-Flop dạng chủ tớ, bạn phải hiểu về những điều cơ bản của flip flop JK và flip flop SR.

Master-Slave Flip-Flop được thiết kế bằng hai flip flop riêng biệt. Trong số này, một mạch đóng vai trò là chủ và mạch kia là tớ. Mạch được hiển thị bên dưới.

Hai flip flop được kết nối nối tiếp nhau. Đầu ra của flip flop chủ được đưa vào đầu vào của flip flop JK. Đầu ra của flip flop JK được phản hồi cho đầu vào của flip flip flop. Xung  Clock được trao cho flip flop JK chủ và gửi qua Cổng NOT. Do đó nó sẽ được đảo ngược trước khi chuyển sang flip flop JK tớ.

Nguyên lí hoạt động

Khi Clk = 1, flip flop chủ bị vô hiệu hóa. Xung Clk của đầu vào chủ sẽ ngược lại với đầu vào tớ do cổng NOT. Vì vậy, đầu ra flip flop chủ sẽ chỉ được nhận ra khi giá trị Clk =0. Do đó, khi xung đồng hồ chuyển đổi từ 1 sang 0, các đầu ra bị khóa của flip flop chủ được đưa vào đầu vào của flip-flop làm cho cạnh lật này hoặc kích hoạt xung. Để hiểu rõ hơn hãy xem sơ đồ thời gian được minh họa dưới đây.

Do đó, mạch chấp nhận giá trị đầu vào khi xung clock lên cao và truyền dữ liệu đến đầu ra khi gặp tín hiệu kích cạnh xuống. Điều này làm cho Master-Slave JK là thiết bị đồng bộ vì nó chỉ truyền dữ liệu với thời gian của tín hiệu clock.