IC 74LS73 DIP14
Mã sản phẩm:
5002-010
Thông số
:
IC FF JK TYPE DUAL 1BIT 14DIP
Thời gian cập nhật:
25 - 06 - 2021
Số lần xem: 6021 Lượt mua: 0
Chi nhánh:
Hết hàng
YC báo giá
74LS73 là gì
74LS73 là một IC flip flop JK kép. Nó chứa hai flip-flops J-K độc lập với J-K riêng lẻ, đồng hồ và các đầu vào rõ ràng trực tiếp. 74LS73 là một flip-flop được kích hoạt xung dương.
Sơ đồ chân 74LS73
|
Số chân |
Tên chân |
Mô tả |
|
4 |
Vcc |
Cấp nguồn IC thường là 5V |
|
13 |
Ground |
Nối đất |
|
JK Flip Flop - 1 / JK Flip Flop - 2 |
||
|
1,5 |
Clock-1 / clock-2 |
Các chân này phải được cấp xung đồng hồ cho flip flop |
|
2,6 |
Clear-1 / clear-2 |
Reset flip flop bằng cách xóa bộ nhớ của nó |
|
3,12 |
K-1 / K-2 |
Chân đầu vào của flip flop |
|
16,7 |
J-1 / J2 |
Chân đầu vào khác của flip flop |
|
15,10 |
Q-1 (bar) / Q-2 (bar) |
Chân đầu ra đảo của flip flop |
|
14,11 |
Q-1 / Q-2 |
Chân đầu ra của flip flop |
Đặc tính thông số kỹ thuật 74LS73
IC gói JK Flip Flop kép
Điện áp hoạt động: 5V
Điện áp đầu vào mức cao: 2 V
Điện áp đầu vào mức thấp: 0,8 V
Phạm vi nhiệt độ hoạt động -55 đến 125 ° C
Lưu ý: Chi tiết kỹ thuật đầy đủ có thể được tìm thấy tại datasheet 74ls73 cung cấp ở cuối trang này.
Tương đương với 74LS73: MC74HC73A
Các lựa chọn thay thế JK Flip-Flop: 74LS76, 74LS107, 4027B
Sử dụng 74LS73 ở đâu
74LS73 là một IC flip flop JK kép. Có nghĩa là nó có hai JK flip flop bên trong và mỗi cái có thể sử dụng riêng lẻ dựa trên ứng dụng. Đầu vào J-K được tải vào master khi xung nhịp ở mức cao và được chuyển đến slave trong quá trình chuyển đổi từ cao xuống thấp. IC này có thể được sử dụng trong các ứng dụng latching hoặc có thể hoạt động như một bộ nhớ lập trình nhỏ.
Cách sử dụng 74LS73
Như đã nói trước đó 74LS73 có hai flip flop JK cạnh âm được kích hoạt, IC được cấp nguồn + 5V. Mạch bên dưới cho là kết nối mẫu điển hình cho hoạt động của flip-flop JK.
Các chân J và K là chân đầu vào cho Flip-Flop và chân Q và Q bar là chân đầu ra. Các chân đầu vào được kéo xuống đất thông qua một điện trở 1k, bằng cách này chúng ta có thể tránh được tình trạng chân ở trạng thái trôi. Tức là chân sẽ được giữ tiếp đất khi không nhấn nút và khi nhấn nút, chân sẽ được giữ để cung cấp điện áp.
Nút reset phải được kéo lên thông qua một điện trở 1K và khi nối đất sẽ reset flip flop. Tín hiệu đồng hồ cho flip-flop JK chịu trách nhiệm thay đổi trạng thái của đầu ra. Flip-flop sẽ chỉ thay đổi đầu ra của nó trong thời gian sườn lên của tín hiệu đồng hồ. Tín hiệu đồng hồ ở đây chỉ là một nút nhấn nhưng có thể là dạng xung như tín hiệu PWM. Trạng thái đầu ra của flip flop có thể được xác định dưới dạng bảng chân trị.
Thông thường trong quá trình hoạt động thường xuyên của IC, chân reset sẽ được đặt ở mức cao và xung đồng hồ có tần số đã biết sẽ được cung cấp cho chân đồng hồ, khi đó giá trị của J và K sẽ thay đổi dựa trên tín hiệu đầu vào và đầu ra tương ứng thu được trên các chân Q và Q bar.
Các ứng dụng của 74LS73
Thanh ghi dịch
Thanh ghi bộ nhớ / điều khiển
Mạch EEPROM
Thiết bị latching
Datasheet
Bạn có thể tải datasheet của 74LS73 tại ĐÂY
Sản phẩm cùng loại
